响日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-110840

@Int_Cl.4

識別記号

庁内整理番号

匈公開 昭和63年(1988)5月16日

H 04 L 7/08

D-6745-5K

審査請求 未請求 発明の数 1 (全 20頁

9発明の名称 同期検出回路

②特 願 昭61-255864

20出 願 昭61(1986)10月29日

砂発 明 者 川 原

信 広

東京都港区芝5丁目33番1号 日本電気株式会社

⑫発 明 者 渋 谷

徹

宮城県黒川郡大和町吉岡字雷神2番地 宮城日本電気株式

会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

の出 願 人 宮城日本電気株式会社

宮城県黒川郡大和町吉岡字雷神2番地

19代理人 弁理士 岩佐 義幸

明細物

1、発明の名称

同期検出回路

2. 特許請求の範囲

(1) 伝送路のシリアルデータ信号からタイミング信号を検出した後、I / N のパラレル信号に変換して復号を行う回路で用いられる同期検出回路において、

伝送路のシリアルデータ信号からフレーム同期 信号を検出するタイミング検出回路と、

検出されたフレーム同期信号によりシリアル/パラレル変換のタイミングがリセットされ、シリアルデータ信号に対し1/Nのシリアル/パラレル変換を行ってパラレルデータ信号に変換するシリアル/パラレル変換回路と、

パラレルデータ信号に含まれるフレーム同期信号からフレーム同期を検出するフレーム同期検出 回路と、

フレーム同期検出回路の検出信号により制御され、制御信号を形成するパルス発生回路と、

パルス発生回路の制御信号が入力され、同期保 機を行う同期保護回路と、

タイミング検出回路からシリアル/パラレル変 換回路への出力を同期保護回路の出力結果に応じ て制御するゲート回路とを有することを特徴とす る同期検出回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は同期検出回路に関し、特に、伝送路のシリアルデータ信号からタイミング信号を検出した後、1/Nのバラレルデータ信号に変換して復 号を行う回路で用いられる同期検出回路に関する。

〔従来の技術〕

第2図に従来の同期検出回路の一例を示す。

この同期検出回路はフレーム同期検出回路22、 同期保護回路23、シリアル/パラレル変換回路24、 シリアル/パラレル変換回路24をリセットするパ ルス発生回路25から成っている。なお、21は分離 回路である。

フレーム同期検出回路22は入力信号であるシリ

アルデータ信号 A に含まれるフレーム同期信号からフレーム同期を検出する。その検出信号 E は に 同期保護回路 23、シリアル/パラレル変換回路 24をリセットするパルス発生回路 25を動作するからに用い変換回路 24は、シリアルバラレル変換回路 25から出力 らいかられる信号は、伝送路のクロック 同波 数で動作する。

(発明が解決しようとする問題点)

上述した従来の同期検出回路は、伝送路と同一のクロック周波数で動作する構成となっていたので、クロック周波数が高い場合、例えば50 M H 2 以上の場合には、ハードの構成はBCL(Emitter Coupled Logic)などで行う為に、特に同期保護回路の部分でハード規模が大きくなり且つ消費電力が増大するという欠点があった。

本発明の目的は、このような欠点を除去し、ハード規模が小さく且つ消費電力の少ない同期検出

クイミング検出回路からシリアル/パラレル変 換回路への出力を同期保護回路の出力結果に応じ て制御するゲート回路とを有することを特徴とし ている。

(実施例)

次に本発明の実施例について図面を参照して説 明する。

回路を提供することにある。

(問題点を解決するための手段)

本発明は、伝送路のシリアルデータ信号からタイミング信号を検出した後、1/Nのパラレル信号に変換して復号を行う回路で用いられる同期検出回路において、

伝送路のシリアルデータ信号からフレーム同期 信号を検出するタイミング検出回路と、

検出されたフレーム同期信号によりシリアル/パラレル変換のタイミングがリセットされ、シリアルデータ信号に対し1/Nのシリアル/パラレル変換を行ってパラレルデータ信号に変換するシリアル/パラレル変換回路と、

パラレルデータ信号に含まれるフレーム同期信号からフレーム同期を検出するフレーム同期検出 回路と、

フレーム同期検出回路の検出信号により制御され、制御信号を形成するパルス発生回路と、

パルス発生団路の制御信号が入力され、同期保 護を行う同期保護回路と、

グ検出回路 2 からシリアル/パラレル変換回路 3 への出力を同期保護回路 6 の出力結果に応じて制御する為のアンドゲート 7 とを有している。なお、1 は分離回路である。

次に、本実施例の動作について説明する。

伝送路からの入力信号であるシリアルデータ信号Aは、シリアル/パラレル変換回路3により1 /Nのシリアル/パラレル変換でパラレルデータ 信号に変換される。このときタイミング検出回路 2 はシリアルデータ信号Aからフレーム同期信号 を検出し、そのタイミング信号Bをアンドゲート 7 を介してシリアル/パラレル変換回路3に入力 し、変換のタイミングをリセットしている。

フレーム同期検出回路 4 では、シリアル/パラレル変換回路 3 から出力されるパラレルデータ信号に含まれるフレーム同期信号からフレーム同期 を検出する。この場合、フレーム同期検出回路は 伝送路のクロック周波数の1/Nの周波数で動作 する。検出信号はパルス発生回路 5 に入力され、 パルス発生回路 5 は同期保護回路 6 や分離回路 1

特開昭63-110840 (3)

で用いる制御信号Cを作り出す。

同期保護回路 6 は伝送路で生じた誤りなどに対する同期の保護を行い、同期がとれるか否かの識別信号 Dを出力する。この場合、同期保護回路は伝送路のクロック周波数の1/Nの周波数で動作する。シリアル/パラレル変換回路 3をリセットするタイミング信号 B は、アンドゲート 7 によって識別信号 D で制御される。

以上の過程の中で伝送路クロックで動作する部分はタイミング検出回路 2 とシリアル/パラレル変換回路 3 のみで、フレーム同期検出回路 4 . 同期保護回路 6 などは伝送路クロックの 1 / Nのクロックで動作しているので、伝送路のクロック周波が場合、例えば50 M H z 以上の場合には、ハードの構成は E C L で行う部分が少なく、ハード規模を小さく構成できる他に、消費電力を少なくすることができる。また、伝送路のクロック周波の大部分をTTL (Transistor Transistor Logic)から C M O S (Complementary M O S) に

置き換えることができ、消費電力を大幅に低波で きる。

(発明の効果)

4. 図面の簡単な説明

第1図は本発明の一実施例のプロック図、 第2図は従来の同期検出回路の一例のプロック

図である。

1 ・・・・分離回路

2. タイミング検出回路

3・・・・シリアルノバラレル変換回路

4 · · · · フレーム同期検出回路

5 ・・・・パルス発生回路

6・・・・・同期保護回路

7 ・・・・アンドゲート

1 🖾

第

第 2 図

代理人 弁理士 岩佐 義幸